From: 8064986673

To: 00215712738300

Page: 8/56

Date: 2005/8/2 下午 01:41:52

Searching PAJ

第1頁,共1頁

PATENT ABSTRACTS OF JAPAN

Cite No. 1

(11)Publication number:

2000-305107

(43) Date of publication of application: 02.11.2000

(51)Int.CI.

9/00 9/30 H01L 29/786 H01L 21/336

(21)Application number: 11-116405

(71)Applicant : SEIKO EPSON CORP

(22)Date of filing:

23.04.1999


(72)Inventor: KITAWADA KIYOBUMI

(54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent a gate electrode from releasing. besides to enhance productivity of the device and furthermore to repair defects in a dielectric film of a capacitive element generated in implanting impurities in the semiconductor device which comprises TFTs (thin film transistors) and the capacitive element formed on the same substrate and a method for its manufacturing.

SOLUTION: The method for manufacturing an active matrix substrate (a semiconductor device) comprises, forming tantalum films on surfaces of gate insulating films 14, 24, 34 composed of silicon oxide films and a dielectric film 44, subsequently forming substrate layers 151, 251, 351, 451 composed of tantalum oxide films by oxidizing the tantalum films and thereafter forming tantalum electrode layers 152, 252, 352, 452 on the surfaces of the substrate layers to form gate electrodes 15, 25, 35 of TFTs and a second electrode 45 of a capacitive element. The oxidation to the tantalum films is carried out by heat treatment under a highly humid atmosphere so as to remove defects previously generated in implanting impurities to semiconductor films via the gate insulating films and the dielectric film from the dielectric film 44.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

From: 8064986673

To: 00215712738300

Page: 9/56

Date: 2005/8/2 下午 01:41:52

第1頁,共1頁

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出限公開發等 特開2000-305107 (P2000-305107A)

(43)公開日 平成12年11月2日(2000,11,2)

(51) Int.CL?		識別記号		FI				~??~)*(参考)
G02F	1/136	500		G02F	1/136		500	2H092
G09F	9/00	346		G09F	9/00		346E	5C094
	9/30	338			9/30		3 3 8	5F110
HOIL	29/786			HOIL	29/78		612A	5G435
	21/336						616A	
			審查商求	未替求 節文	対項の数9	OL	(全 14 頁)	最終質に続く

(21)出痍番号 物顧平11-116405

(22)出願日 平成11年4月23日(1999,4.23)

(71)出願人 000002369

セイコーエプソン株式会社 東京都務衛区商新宿2丁目4番1号

(72) 觉明者 北和田 清文

長野県蘇訪市大和8丁目8番5号 セイコ

ーエプソン株式会社内

(74)代理人 100093388

非理士 第本 暮三郎 (外2名)


最終更に続く

(64) 【発明の名称】 半導体装置およびその製造方法

(57)【變約】

【課題】 TFTと容量第子が同一番板上に形成された 半導体装置およびその製造方法において、ゲート電極の 剝離を防止するとともに、その生産性を高め、さらに、 不納物を導入した際に発生した容置素子の誘電体機の欠 陥を修復することのできる構成を提供すること。

【解決手段】 アクティブマトリクス選板(半導体装置)の製造方法では、シリコン酸化膜からなるゲート総縁膜14、24、34および誘電体膜44の裏面にタンタル膜を形成した後、このタンタル膜を酸化させることによりタンタル酸化腫からなる下地暑151、261、351、451を形成し、しかる後に下地層の裏面にタンタル電極圏152、252、352、452を形成してTFTのゲート電極15、25、35および容量案子の第2電極45を形成する。タンタル襞に対する酸化



From: 8064986673 To: 00215712738300 Page: 10/56 Date: 2005/8/2 下午 01:41:53

第1頁,共1頁

(2)

特闘2000-305107

【特許請求の範囲】

【詰求項1】 - 華板上に薄膜トランジスタと、不純物が 導入された半導体膜からなる第1電極、該第1電極を競 うように形成された誘電体膜、および該誘電体膜を介し て前記第1電極に対向するように形成された第2電探を 備える容量至子とが形成された半導体装置において、 前記薄膜トランジスタのゲート電極および前記第2 電極 は、タンタル酸化膜からなる第一層と、該第一層の表面 に形成されたタンタルを主成分とする第二層とを備えて いることを特徴とする半導体装置。

1

【韻求項2】 請求項1において、前記第二層は、窒素 含有のタンタル鰻からなることを特徴とする半導体装

【諸求項3】 錦承項1または2において、前記藤牌ト ランジスタのゲート絶縁膜および前記誘電体膜は、いず れもシリコン酸化膜からなることを特徴とする半導体装 뿚.

【韻求項4】 鷸求項1ないし3のいずれかにおいて、 **前記薄膜トランジスタは、ソース・ドレイン領域が前記** ゲート電極の端部にゲート絶縁膜を介して対峙する低濃 20 度ソース・ドレイン領域。および該低速度ソース・ドレ イン領域に隣接する高濃度ソース・ドレイン領域を眞僧 するLDD撸造を備え、

前記第1 電極は、前記低速度ソース・ドレイン領域と同 一の不絶物が同等の濃度でドープされた半導体膜から形 成されていることを特徴とする半導体鉄置。

【鹽水項5】 - 餌水項1ないし3のいずれかにおいて、 前記薄膜トランジスタは、ソース・ドレイン鎖域が前記 ゲート電極の端部にゲート絶縁膜を介して対峙する低濃 度ソース・ドレイン領域。および該低速度ソース・ドレ イン領域に隣接する高速度ソース・ドレイン領域を具備 するLDD樽造を備え、

前記第1萬極は、前記高速度ソース・ドレイン領域と同 一の不絶動が同等の濃度でドープされた半導体膜から形 成されていることを特徴とする半導体装置。

【請求項6】 請求項1ないし5のいずれかに嬉定する 半導体装置の製造方法であって、ゲート絶縁膜および前 記誘電体膜の表面に第1のタンタル膜を形成した後、該 第1のタンタル膜を酸化させることによりタンタル酸化 膜からなる前記第一層を形成し、しかる後に当該第一層 49 半導体領域、シリコン酸化膜およびタンタル膜として発 の表面にタンタルを主成分とする前記第二層を形成する ことを特徴とする半導体装置の製造方法。

【翻求項7】 記念項6において、前記第1のタンタル 膜の酸化は、高湿度雰囲気中での熱処理により行うこと を特徴とする半導体装置の製造方法。

を形成し、しかる後に、当該第1のタンタル膜を高湿度 雰囲気中での熱処理により酸化させることによりタンタ ル酸化膜からなる前配第一層を形成することを特徴とす る半導体基置の製造方法。

【請求項9】 「蘇永項7において、前記ゲート絶縁膜を よび前記誘電体膜を形成し、かつ、前記ゲート络繰膜を よび前記誘着体膜の表面に前記第1のタンタル膜を形成 した後に、前記薄膜トランジスタのソース・ドレイン領 域および前記第2電極を構成する半導体膜に対して不刻 物を導入し、しかる後に、当該第1のタンタル聯を高別 度雰囲気中での熱処理により酸化させることによりタン タル酸化膜からなる前記第一層を形成することを特徴と する半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する狡衛分野】本発明は、薄膜トランジスを (以下、TFTという。) および容量素子を有する液量 表示装置用あるいは電液駆動制御型表示装置用のアクラ ィブマトリクス墓板などといった半導体装置およびその 製造方法に関するものである。さらに詳しくは、半導体 装置に形成される電気素子の信頼性を向上するための抗 衛に関するものである。

[0002]

【従来の技術】液晶表示装置の駆動回路内蔵型のアクラ ィブマトリクス基板、あるいは電機駆動制御型表示装置 用のアクティブマトリクス基板において、画家スイッタ ング素子、あるいは駆動回路を構成するスイッチング圏 子としてはTFTが用いられている。とのTFTは、ケ ート電極にゲート絶縁膜を介して対峙するチャネル領 30 域。および該チャネル領域に接続するソース・ドレイン 鎖域を備えている。また、アクティブマトリクス華板ト にはTFTとともに保持容量 (容量素子) が形成されて ともある。このような容量素子はTFTの製造工程を最 大隈、授用して形成される。すなわち、基板上に半導体 膜を形成した以降、TFTのソース・ドレイン電極、ゥ ート絶縁膜およびゲート電極を、不確物をドープした当 導体領域、シリコン酸化膜およびダンタル膜として形成 していく各工程において、容置素子の第1の電極、誘導 体験および第2の弯極もそれぞれ、不能物をドープした 成していく。

[0003]

【発明が解決しようとする課題】しかしながら、ゲート **電極を模成するタンタル機は、スパッタ形成したままて** はシリコン酸化膜などとの密着性が思いため、調解など

競求項7において、 節記が 【嗣求項8】 註录項7において 商記ゲート無細暗か に起用さス不見会が発生することがある PAGE 10/13 * RCVD AT 8/2/2005 1:45:26 AM [Eastern Daylight Time] * SVR:USPTO-EFXRF-6/24 * DNIS:2738300 * CSID:8064986673 * DURATION (mm-ss):13-18

第1頁,共1頁

(3)

特闘2000-305107

`-

不純物を打ち込むことになる。このため、不純物を導入した際の欠陥が誘席体膜にそのまま残り、容置素子の第1電極と第2電極との間で短絡が発生しやすいという問題点がある。とりわけ、容量素子では、第1電極と第2電極との対向面積がそのまま容置値に反映するため、大きな容置値を得るには第1電極と第2電極との対向面積を大にする必要があるので、短絡が発生しやすい。

【0005】以上の問題点に鑑みて、本発明の課題は、 TFTと容置素子が同一基板上に形成された半導体装置 およびその製造方法において、ゲート電極の剝離を防止 10 するとともに、その生産性を高めることのできる構成を 提供することにある。

【0008】また、本発明の課題は、TFTと容量素子が同一基板上に形成された半導体装置およびその製造方法において、不純物を導入した際に発生した容量素子の誘電体膜の欠陥を修復することのできる半導体装置およびその製造方法を提供することにある。

[0007]

【課題を解決するための手段】上記課題を解決するために、本発明では、基板上にTFTと、不純物が導入され 20 た半導体膜からなる第1 電極、該第1 電極を覆うように形成された講習体膜、および該誘電体膜を介して前記第1 電極に対向するように形成された第2 電極を構える容置素子とが形成された半導体装置において、前記TFTのゲート電極および前記第2 電極は、タンタル酸化膜からなる第一層と、該第一層の衰面に形成されたタンタルを主成分とする第二層とを備えていることを特徴とする

【9008】本発明において、第二層は、タンタル酸化 て、丁FTのソース・ドレイン領域。および容量素子の 膜からなる第一層を介してゲート絶縁勝の表面に形成さ 30 第1角種を同時に形成する工程において、ゲート絶縁貼れているので、ゲート絶縁膜との密着性がよい。 および誘電体膜を介して半導体膜に不締物を打ち込んか

【0009】本発明において、前記第二層は、窒素含有のタンタル膜からなることが好ましい。

【0010】本発明において、前記ゲート総縁競および 前記誘電体膜は、たとえばシリコン酸化膜からなる。

【 0 0 1 1 】本発明において、前記TFTは、ソース・ドレイン領域が前記ゲート電極の鑑認に前記ゲート総縁 膜を介して対峙する低濃度ソース・ドレイン領域、およ び該低濃度ソース・ドレイン領域を具備するLDD論道を備え、前記第 1 電極が、前記低濃度ソース・ドレイン領域と同一の不 総物が前等の濃度でドープされた半導体膜から形成されていることがある。

【0012】また、本発明において、前記TFTは、ソース・Fレイン領域が前記ゲート電極の機能に前記ゲー

ら形成される場合もある。

【0013】本発明に係る半導体装置の製造方法では、 前記ゲート絶縁膜および前記誘電体膜の衰面に第1の多 ンタル膜を形成した後、該第1のタンタル膜を酸化させ ることによりタンタル酸化漿からなる前配第一層を形成 し、しかる後に当該第一層の表面に前記第二層を形成す るための第2のタンタル膜を形成することが好ましい。 ずなわち、タンタル酸化漿をスパッタ法で直接、形成し ようにも、広く一般的に行われているDCスパッタ法で は不可能であり、RFスパッタ法を用いなければらない という制約があり、かつ。このような反応性スパッタ社 は成膜速度が著しく遅いという問題点がある。また、第 2のタンタル膜を後で形成することを考慮すると、ゲー ト電極を形成するだけで2種類のターゲットが必要でか つ、それぞれ別のチャンバー (反応室) が必要となると いう問題点がある。しかるに、本発明では、ゲート絶対 膜および誘属体膜の表面に第1のタンタル膜を形成した 後、との第1のタンタル膜を酸化させることによりタン タル酸化膜からなる第一層を形成するので、DCスパッ - 夕送で対応でき、かつ、反応軽スパッタ法と違って成態 速度が大である。それ故、生産性を高めることができ る。また、タンタル膜を酸化させてタンタル酸化機から なる第一層を形成するので、ゲート電極を形成する際は 1種類のターゲット、および1つのチャンバー(反応 室) で済むという利点がある。

【りり14】このような第1のタンタル膜に対する酸(は、たとえば、高湿度雰囲気中での熱処理により行うことが好ましい。すなわち、半導体膜に不純物を導入して、TFTのソース・ドレイン領域、および容量素子の第1電極を飼時に形成する工程において、ゲート絶縁脳および誘電体膜を介して半導体膜に不純物を打ち込んた際の欠陥が誘電体膜に生成されても、第1のタンタル脈に対する酸化を高湿度雰囲気中での熱処理により行った場合には、ゲート絶縁膜および誘電体膜の欠陥も同時に修復されるという利点がある。

【0015】本発明において、前記ゲート総縁機および前記誘端体膜を形成し、かつ、前記TFTのソース・トレイン領域および前記第2電極を構成する半導体験に乗して不純物を導入した後、前記ゲート維縁膜および前高誘端体膜の豪面に前記第1のタンタル膜を形成し、しかる後に、当該第1のタンタル膜を高温度存置気中での系処理により敵化させることによりタンタル酸化膜からなる前記第一層を形成することがある。

【0016】また、本発明においては、前記ゲート総制 膜および前記誘電体膜を形成し、かつ、前記ゲート総制 贈および前記誘電体膜を形成し、かつ、前記ゲート総制

ト海経暗みかして対応さる(所治度・) ニマ・ドレノ・,6首 暗心 ヒパ 面印 歌家体師の患者に聞言留) のたこなル膜を PAGE 11/13 * RCVD AT 8/2/2005 1:45:26 AM [Eastern Daylight Time] * SVR:USPTO-EFXRF-6/24 * DNIS:2738300 * CSID:8064986673 * DURATION (mm-ss):13-18 From: 8064986673 To: 00215712738300 Page: 12/56 Date: 2005/8/2 下午 01:41:54

第1頁,共1頁

(4)

特闘2000-305107

5

化膜からなる前記第一層を形成することもある。このように構成すると、不純物を導入する際に第1のタンタル 腹も障壁層になるので、半導体膜裏面に不純物が集中す ることを防止できる。それ故、ゲート電極の裏面に層間 絶縁膜を形成した後、コンタクトホールを形成する際に 半導体膜裏面(ソース・ドレイン領域)が多少。エッチ ングされても、ソース・ドレイン電極とソース・ドレイ ン領域とを小さな接続抵抗で接続することができる。 【0017】

【発明の実施の形態】図面を参照して、本発明の実施の 10 影響を説明する。

【0018】 【アクティブマトリクス基板の全体構成】 図1は、液晶表示装置の構成を模式的に示すプロック 図. 図2は、本例の液晶表示装置における駆動回路内蔵型のアクティブマトリクス基板の構造を模式的に示す断面図である。

【0019】図1に示すように、液晶表示装置用のアクティブマトリクス基板1(半導体装置)上には、データ線90をよび走査線91が形成されている。走査線91には各個素において國素電極(後述する。)に接続する 20 國素用TFT10のゲートが接続し、データ線90には 國素用TFT10を介して國際信号が入力される液晶セル94が存在する。データ線90に対しては、シフトレジスタ84、レベルシフタ85、ビデオライン87、アナログスイッチ88を備えるデータ線駆動回路60がアクティブマトリクス基板1上に形成されている。走査線91に対しては、シフトレジスタ88およびレベルシフタ89を備える走査線駆動回路70がアクティブマトリクス基板1上に形成されている。 30

【0020】各画素には、容置線98との間に保持容置40(容置景子)が形成され、保持容置40は、液晶セル94での電荷の保持特性を高める機能を有している。なお、保持容量40は前段の定置線91との間に形成されることもある。

【0021】いずれの場合でも、図2に一部の画素を抜き出して示すように、保持容量40は、画素用TFT10を形成するためのシリコン譲10a(半導体験/図2に斜線を付した領域)の延設部分に相当するシリコン譲40aを導電化したものを第1電極41とし、この第1電極41に対して容量複98が第2電極45として重なった構造になっている。なお、前段の走査線91との間に保持容量40を形成する場合には、走査線91からの張り出し部分が第2電極45として第1電極41に重なった構造になる。なお、図2において、画素用TFT1

(アクティブマトリクス芸板の戦略構成) このようにして各國素に形成した国素用TFT10および保持容量40のA-A、線における断面を図3の右側領域に示す。なお、液晶表示装置のアクティブマトリクス基板1には、同一の基板上に、駆動国路においてシレフトレジスタなどを構成するP型の駆動国路用TFT30、およびN型の駆動国路用TFT20も形成されるので、これその駆動回路用TFT30、20については図3の左側領域に示してある。

【0023】このようなN型の画案用TFT10、N型 の駆動回路用TFT20、およびP型の駆動回路用TF T30は、いずれも、ソース・ドレイン領域11.1 2.21、22.31、32の間にチャネルを形成する ためのチャネル領域13、23、33を有している。と れらのチャネル領域13、23、33は、低濃度の水に ンイオンによってチャネルドープしてある場合には、オ 純物遺皮が約1×10"cm"の低遺度P型領域などと して構成される。このようチャネルドープを行うと、ト 型の駆動回路用TFT20およびP型の駆動回路用TF T30のスレッショルド電圧 (V.,) を所定の値に設策 できる。一般に、正孔の移動度は電子の移動度に比して、 小さいため、P型の駆動回路用TFTのオン電流はN型 の駆動回路用TFTのオン電流に比して著しく小さい前 向にあるが、かかる問題点は、チャネルドープによって V、。を調整することにより、ほぼ解消できる。それ 敵、本例のアクティブマトリクス基板1では、CMOS 回路を構成するTF T間におけるオン電流のバランスカ £43.

【0024】N型の回案用TFT10.N型の駆動回算30 用TFT20. およびP型の駆動回路用TFT30は、チャネル領域13、23、33の表面側に対して、ゲート絶縁膜14、24、34 (厚さが約300オングストローム〜約2000オングストローム、好ましくは約1000オングストロームのシリコン酸化膜)を介して対峙するゲート電極15、25、35を有する。

【0025】とこで、各TFTのソース・ドレイン領域は、ゲート電額15、25、35に対してセルフアライン的、あるいはオフセットゲート構造に形成される場合があるが、本形態ではLDD構造に構成されている。省40 って、ソース・ドレイン領域11、12、21、22、31、32は、ゲート電極15、25、35の熔部に対してゲート絶線膜14、24、34を介して対峙する部分に低機度ソース・ドレイン領域111、121、21、1、221、311、321を有している。従って、いずれのTFTにおいてもドレイン線における電界強度が発わる状態にあるので、ナフリーを発達が禁むく4

From: 8064986673 To: 00215712738300 Page: 13/56 Date: 2005/8/2 下午 01:41:54

第1頁,共1頁

(5)

特別2000-305107

動画路用TFT20、およびP型の駆動回路用TFT3 0のソース・ドレイン鎖域11、12,21、22、3 1. 32のうち. 低濃度ソース・ドレイン領域 1.1.1、 121、211.221.311、321を除く領域 は、不絶物濃度が約1×10°°cm²の高濃度ソース・ ドレイン鎖域112、122、212, 222, 31 2.322である。これらの高速度領域に対して、走査 線、データ線や画素電極などのソース・ドレイン電極! 6. 17、26. 27、36、37がそれぞれ、下層側 原間的縁膜401または上層側層関絶縁膜402からな 10 も、ゲート電優15、25.35や第2電極45と同時 る層間絶縁膜4のコンタクトホール51、52,53、 54、54、55、56を介して電気的に接続してい る.

【9027】また、保綺容量40は、各TFTのソース ・ドレイン領域と同一の層間において低濃度ソース・ド 。 レイン領域111、121、211、221と同一の不 織物が同等の濃度で導入された半導体膜からなる第1電 極41、この第1電極41を覆うようにTFTのゲート 絶縁勝14、24、34と同一の層間に形成された誘電 体験4.4、およびこの誘電体膜4.4を介して第1電極4 20 1に対向するようにTFTのゲート電便15、25、3 5と同一の層間に形成された第2属値45を備えてい る.

【0028】とのような構造のアクティブマトリクス基 板1において、いずれのTFT10、20、30におい でも、ゲート電便15、25、35は、シリコン酸化膜 からなるゲート絶縁膜14、24、34の表面に變厚が 1000オングストローム以下の薄いタンタル酸化膜と して形成された第一層である下地層151、251、3 に勝厚が4000オングストローム位の厚いタンタル膜 として第二階であるタンタル電極層とを備えている。タ ンタル電極層である第二層はタンタルを主成分とする材 料により形成されている。タンタル電極層は152、2 52.352を示す。また、保持容量40の第2電極4 5も、シリコン酸化膜からなるゲート絶縁膜14.2 4. 34の表面に膜厚が1000オングストローム以下 の薄いタンタル酸化原として形成された第一層である下 **地層451と、この下地層451の表面に膜厚が400**

14.24、34および誘躍体膜44の表面に薄いタン タル酸化膜(下地層151,251,351)を形成 し、その表面にタンタル電極層152、252、35 2. 452を形成しているので、タンタル電極層15 2. 252, 352, 452がシリコン酸化膜との密電 性が悪くても、ゲート絶縁膜14、24、34および記 電体機4.4の表面からタンタル電極層152、252、 352、452が剝げることはない。

【0031】なお、図1に示す走査線91や容量線98 形成されるので、下地のシリコン酸化膜との密着性がよ く、かつ、電気的抵抗が小さい。

【0032】(アクティブマトリクス基板の製造方法) このような構造のアクティブマトリクス基板1は、たと えば、以下の方法により製造できる。なお、以下の説明 において、不純物濃度はいずれも、活性化アニール後の 不純物濃度で表してある。

【0033】まず、図4(a)に示すように、石英基框 やガラス基板などの絶縁基板2の表面に、CVD注、フ ラズマCVD法などを用いてアモルファスシリコン値を 形成した後、レーザアニール法または急速加熱性により **結晶粒を成長させてポリンリコン膜とする。次に、ポリ** シリコン膜をフォトリソグラフィ法によってパターニン グして、画素用TFT10、N型の駆動回路用TFT2 P型の駆動回路用TFT30、および保持容量40 の各形成領域にシリコン鎖10a、20a、30a、4 ① a を残す(シリコン膜形成工程)。

【0034】次に、TEOS-CVD法、100CV[法、プラズマCVD法、熱酸化法などにより、シリコン 51と、これらの下地暦151、251、351の表面 30 順10a、20a、30a、40aの表面に摩さが約3 00オングストローム~約2000オングストロームの シリコン酸化膜からなるゲート絶縁膜 14、24、3 4. および誘電体膜4.4を同時に形成する(ゲート総裁 膜形成工程)。ここで、熱酸化法を利用してゲート絶殺 膜14、24.34、および誘躍体膜44を形成する際 場合には、シリコン膜10a, 20a, 30a, 40a の結晶化も行うことができるので、これらのシリコン腫 をポリシリコン臓とすることができる。

【0035】チャネルドープを行う場合には、次に約1 ①オングストローム位の厚いタンタル膜として形成され 40 ×1011cm1のドーズ量でポロンイオン (P型不純金 From: 8064986673 To: 00215712738300 Page: 13/56 Date: 2005/8/2 下午 01:56:39

第1頁,共1頁

(5)

特闘2000-305107

動回路用TFT2()、およびP型の駆動回路用TFT3 0のソース・ドレイン領域11、12.21、22、3 1. 32のうち、低濃度ソース・ドレイン鎖域111、 121、211.221.311、321を除く領域 は、不純物濃度が約1×10°cmつの高濃度ソース・ ドレイン領域112、122、212、222、31 2. 322である。これらの高濃度領域に対して、走査 報、データ線や画素電極などのソース・ドレイン電極1 6. 17、26. 27、36、37がそれぞれ、下層側 歴問始縁膜401または上層側層間絶縁膜402からな 10 も、ゲート電優15、25、35や第2電極45と同時 る層間絶縁膜4のコンタクトホール51、52.53、 54.54、55、56を介して電気的に接続してい

【りり27】また、保約容量40は、 MTFTのソース ・ドレイン領域と同一の層間において低濃度ソース・ド レイン領域111、121、211、221と同一の不 純物が同等の遺度で導入された半導体験からなる第1名 極41、この第1電極41を覆うようにTFTのゲート 絶縁膜14、24、34と同一の層間に形成された誘電 体験4.4、およびこの誘電体験4.4を介して第1電極4 1に対向するようにTFTのゲート電極15、25、3 5と同一の層間に形成された第2端極45を備えてい

【0028】とのような構造のアクティブマトリクス基 板1において、いずれのTFT10、20、30におい ても、ゲート電観15、25、35は、シリコン酸化膜 からなるゲート絶縁膜14、24、34の表面に幾厚が 1000オングストローム以下の薄いタンタル酸化膜と して形成された第一層である下地層151、251、3 に膜厚が4000オングストローム位の厚いタンタル膜 として第二層であるタンタル電極層とを備えている。タ ンタル電極層である第二層はタンタルを主成分とする材 料により形成されている。タンタル電極層は152、2 52.352を示す。また、保持容量40の第2電極4 5も、シリコン酸化膜からなるゲート絶縁膜14.2 4.34の豪面に膜摩が1000オングストローム以下 の薄いタンタル酸化膜として形成された第一層である下 地暦451と、この下地署451の表面に膜厚が400 ①オングストローム位の厚いタンタル膜として形成され 40 ×1011cm1のドーズ量でボロンイオン (P型不純金) たタンタル電極層452とを備えている。

【0029】ととで、タンタル膜は、適常のスパッタ形 成を行っただけでは、比低額の高い低温相であるため、 本形態では、窒素を含有したタンタル膜をゲート電極1 5. 25、35のタンタル電極圏152、252、35

14.24、34および誘電体膜44の表面に薄いタン タル酸化膜(下地圏151, 251, 351) を形成 し、その表面にタンタル電極層152、252、35 2. 452を形成しているので、タンタル電極層 15 2. 252、352、452がシリコン酸化膜との密着 性が悪くても、ゲート絶縁膜14、24、34および割 電体膜4.4の表面からタンタル電極層152、252、 352、452が剝げるととはない。

【0031】なお、図1に示す走査線91や容量線98 形成されるので、下地のシリコン酸化機との密着性がよ く、かつ、電気的抵抗が小さい。

【0032】(アクティブマトリクス基板の製造方法) このような構造のアクティブマトリクス基板1は、たと えば、以下の方法により製造できる。なお、以下の競挙 において、不確物濃度はいずれも、活性化アニール後の 不純物濃度で表してある。

【0033】まず、図4(a)に示すように、石英基格 やガラス基板などの絶縁基仮2の表面に、CVD釜、っ ラズマCVD法などを用いてアモルファスシリコン膜を 形成した後、レーザアニール法または急速加熱圧により **韓昌粒を成長させてポリシリコン膜とする。次に、ポリ** シリコン膜をフォトリソグラフィ法によってパターニン グレて、画素用TFT10. N型の駆動回路用TFT2 O. P型の飯崎回路用TFT30、および保持容量40 の各形成鎖域にシリコン鰻 1 () a 、 2 () a 、 3 () a 、 4 () a を残す(シリコン膜形成工程)。

【0034】次に、TEOS-CVD法、100CVE 法、プラズマCVD法、熟酸化法などにより、シリコン 51 と、これらの下地磨151、251、351の表面 30 膜10a、20a、30a.40aの表面に厚さが約3 00オングストローム~約2000オングストロームの シリコン酸化膜からなるゲート絶縁膜(4、24、3 4. および誘電体膜4.4を同時に形成する(ゲート絶跡 膜形成工程)。ここで、熱酸化法を利用してゲート絶縁 膜14、24、34、および誘躍体膜44を形成する際 場合には、シリコン膜10a、20a、30a、40a の結晶化も行うことができるので、これらのシリコン腫 をポリシリコン臓とすることができる。

> 【0035】チャネルドープを行う場合には、次に約1 /第2導電型不純物)を打ち込む(チャネルドープ工程 /1回目の不纯物注入工程)。その結果、シリコン贈1 0a. 20a. 30a, 40aは、不純物濃度が約1× 101'cm"の低濃度P型のシリコン膜となる。

> 【0036】次に、図4(b)に示すように、P型の射

- ター 地上77笛ク電紙45/ハ々ン々小器師園45クタルゲー 新語歌田〒RT3ハか形成器誌太海スチレルだーゲート PAGE 1/44 * RCVD AT 8/2/2005 2:01:23 AM (Eastern DayUght Time) * SVR:USPTO-EFXRF-5/0 * DNIS:2738300 * CSID:8084986673 * DURATION (mm-ss):47-02 ゲート

From: 8064986673 To: 00215712738300 Page: 14/56 Date: 2005/8/2 下午 01:56:39

第1頁,共1頁

(6)

特開2000-305107

10

置でイオン注入する(2回目の不純物注入工程/低濃度 第1 導電型不純物注入工程)。

【0038】その結果、低機度P型のシリコン膜10 a. 20aのうち、リンイオンが打ち込まれた領域は、 導電型が反転して不純物機度が約2. 9×10"cm", の低機度N型領域11a. 12a、21a、22aとな る。また、低機度P型のシリコン膜40aは、準電型が 反転して不純物機度が約2. 9×10"cm",の低機度 N型の第1電極41となる。また、不純物が注入されな かった部分がチャネル領域13、23となる。しかる後 10 に、レジストマスク101を除去する。

【0039】次に、図4(c)に示すように、ゲート総 緑膜14、24、34および誘電体膜44の表面に、膜 厚が1000オングストローム以下の薄い第1のタンタ ル膜8aをスパッタ形成する。

【0040】次に、図4(d)に示すように、水蒸気を含む高温度等囲気中(たとえば、温度が約400℃)での熱処理により、第1のタンタル膜8a全体を酸化させることにより、下地層151、251、351、451(図4参照)を形成するためのタンタル酸化膜8bとする。その結果、第1のタンタル膜8a全体が酸化する過程でその下層にあるゲート能縁膜14、24、34および誘路体膜44も、高湿度等罰気中(たとえば、温度が約400℃)での熱処理を受ける。

【0041】次に、図5(a)に示すように、下地暦151.251.351、451(図4参照)を形成するためのタンタル酸化膜80の豪面にタンタル電極層152.252、352、452(図4参照)を形成するための機摩が4000オングストローム位の第2のタンタル膜8cをスパッタ形成する。この際に、スパッタガス中に窒素ガスを導入しておくことにより、第2のタンタル膜8cについては窒素含有のタンタル膜として形成する。

【りり42】次に、図5(b)に示すように、ゲート選 極15、25、35および第2 選極45を形成すべき鎖 域をレジストマスク105で覆い、第2のタンタル膜8 cおよびタンタル酸化膜8 bにエッチングを飽す。

【0043】その結果、図5(c)に示すように、薄いタンタル酸化膜(下地暦151、251、351 45 1の表面に窒素含有の厚いタンタル膜からなるタンタル 46 電便層152、252、352、452が結磨されたゲート電極15、25、35および第2電極45が形成される(ゲート電優形成工程)。しかる後に、レジストマスク105を除去する。

【0044】次に、N型の画案用TFT10の形成領

程/低滤度第2導電型不夠物注入工程)。

【0046】その結果、低速度P型のシリコン膜308には、ゲート電極35に対してセルファライン的に不能物速度が約1.1×10¹¹cm⁻¹の低速度P型網域318、328が形成される。なお、不純物が注入されなかった部分がチャネル領域33となる。しかる後に、レシストマスク102を除去する。

【0047】次に、図5(d)に示すように、N型の商業用TFT10の形成領域。N型の駆動回路用TFT20の形成領域。および保持容費40を覆うとともに、ケート電極35をやを広めに覆うレジストマスク103、あるいは金属マスクを形成する(3回目のマスク形成1程)。ここで、レジストマスク103の端部と、ゲート電極35の端部との距離は、0.5μm~2μm程度か適している。

【0048】続いて、ボロンイオンを約1×1011cm 10ドーズ置でイオン注入する(4回目の不検物注入1程/高濃度第2等電型不純物注入1程)。

【0049】その結果、低線度P型領域31a.32a
20 には、不純物線度が1×10¹⁰cm⁻¹の高線度ソース・ドレイン領域312、322が形成される。また、低級度P型領域31a、32aのうち、レジストマスク1C3で覆われていた部分は、そのまま不純物線度が約1.1×10²⁰cm⁻¹の低線度ソース・ドレイン領域311、321となる。

【0050】とのようにして、P型の駆動回路用TFT30を形成する。しかる後に、レジストマスク103を除去する。

【0051】次に、図5(e)に示すように、P型の例 助回路用丁FT30に加えて、ゲート電攝15.25を も広めに罷うレジストマスク104.あるいは金属マス クを形成する(4回目のマスク形成工程)。ここで、レ ジストマスク104の鑑部と、ゲート電極15.25の 鑑部との距離は、0.5μm~2μm程度が適してい る。

【0052】続いて、リンイオンを1.5×10¹¹cm 「のドーズ費でイオン注入する(5回目の不純物注入」 程/高濃度第1 導電型不純物注入工程)。

【0053】その結果、低機度N型領域11a.12a.21a、22aには、不純物機度が1.5×10²¹cm²¹の高機度ソース・ドレイン領域112、122、221、222が形成される。また、低機度N型領域11a.12a.21a、22aのうち、レジストマスク104で覆われていた部分は、そのまま不純物機度が挙約2.9×10²¹cm²¹の低機度ソース・ドレイン領域

From: 8064986673 To: 00215712738300 Page: 15/56 Date: 2005/8/2 下午 01:56:39

第1頁,共1頁

(7)

特関2000-305107

11

形成した後、活性化のためのアニールを行い、しかる後 に、コンタクトボール51、52、53、54、55、 56およびソース・ドレインベ極16、17、26、2 7.36、37を形成すれば、レジストマスク101~ 104を形成するための4回のマスク形成工程と、5回 の不確衡注入工程によって、アクティブマトリクス基板 1を製造できる。

【0056】このように、本形態のアクティブマトリク ス華飯1の製造方法では、タンタル電極圏152、25 2. 352、452とシリコン酸化膜(ゲート絶縁膜) 4. 24、34および誘躍体膜4.4)との密着性が悪い のを補うための薄いタンタル酸化膜からなる下地層15 1. 251、351を形成するにあたって、第1のタン タル膜8aを形成した後、この第1のタンタル膜8aを 酸化させることによりタンタル酸化漿8りを形成する。 従って、第1のタンタル顕88をスパッタ形成すればよ いので、RFスパッタ法を用いなくいても、DCスパッ タ法で対応できる。また、タンタル膜を形成するのであ れば、反応性スパッタ法によりタンタル酸化膜を直接、 形成するときの成膜速度に比してかなり大であるので、 生産性が向上するという利点がある。また、ゲート電極 15.25、35および第2電極45を形成する際に は、1 種類のターゲット、および1 つのチャンバー (反 応室)で済むという利点がある。

【0057】しかも、タンタル酸化膜からなる下地圏1 51.251.351、451であれば、ゲート電極 (第2萬種)全体を鑑案含有のタンタル膜にした場合や 窒素含有のタンタル膜を下地磨とした場合と違って、加 熱した際に窒素含有のタンタル膜の内部応力に起因して ゲート電極15.25、35や第2電極45がシリコン 酸化膜から剥げるおそれもない。

【0058】さらに、第1のタンタル膜8aに対する酸 化は、高温度雰囲気中での熱処理により行うので、図4 (b) に示す工程において、ゲート絶録膜14、24、 34および誘電体膜44を介して不綿物を打ち込んだ際 の欠陥が誘端体膜4.4に生成されても、第1のタンタル 膜8aに対する酸化を高温度雰囲気中での熱処理により 行った際に、誘電体膜44の欠陥も同時に修復されると いう利点がある。それ故、耐電圧の高い誘電体験44を 極45との間で短路が発生するのを確実に防止できる。 【0059】よって、ゲート離極15、25、35、お よび第2電極45を形成する前に、低速度ソース・ドレ イン領域111.121.211、221を形成するた めの低濃度第1等電型不確物注入工程を行い、この工程

造することができる。

【0080】なお、図5(c)に示す低濃度第2導電型 不純物注入工程。図5(d)に示す高濃度第2類電型イ 総物注入工程。および図5 (e)に示す高濃度第1導資 型不純物注入工程の間でその順序を入れ換えるなど、ケ ート電極15、25、35、および第2電極45を形成 する前に第1電極41を形成するのであれば、いずれの 工程順序であってもよい。また、不確物濃度について も、求めるTFT特性に応じて最適な条件に設定すれた 10 July

【0061】[第2の実施形態]

(アクティブマトリクス基板の鉄路構成)図6は、本意 騰の液晶表示装置における駆動回路内蔵型のアクティフ マトリクス基板1の機造を模式的に示す筋面図である。 なお、本例のアクティブマトリクス基板では、各TFT の基本的な構造が、図3に示したアクティブマトリクス 基板1と略同じであるため、以下の説明において、対点 する機能を有する部分には、同じ符号を付してある。

【0062】図6において、本例の波晶表示装置の飯盒 20 回路内蔵型のアクティブマトリクス基板 1 でも、P型の 郵頭回路用TFT30、N型の駆動回路用TFT20、 N型の画素用TFT10、および保持容量402か同一 の絶縁基板2の上に形成されている。N型の回素用TF T10、N型の駆動回路用TFT20、およびP型の原 動図路用TFT30は、いずれもLDD構造を育し、し ずれのTFTにおいても、 チャネル領域13、23、3 3は、低濃度のポロンイオンによってチャネルドープし てあるため、不純物濃度が約1×1011cm1の低濃度 P型領域である。

【0063】とのような構造のアクティブマトリクス者 板1において、ゲート電艇15、25、35および第2 蓮極45は、シリコン酸化膜からなるゲート絶種膜1 4. 24、34および誘電体膜44の表面に膜厚が10 ① ウオングストローム以下の薄いタンタル酸化暖として 形成された下地署151、251、351、451と、 4000オングストローム位の輝いタンタル鎖として発 成されたタンタル電極圏152、252、352.45 2とを備えている。従って、タンタル電極層152、2 形成できるので、対向面積が広い第1電極41と第2電 46 52、352、452がシリコン酸化膜との密着性が選 くても、ゲート能縁膜14.24、34および誘電体腫 44の表面からタンタル電極層152, 252, 35 2. 452が剝げることはない。

> 【1084】本形態でも、窒素を含有したタンタル膜を ゲート電極15.25、35のタンタル電極層152、

第1頁,共1頁

(8)

特別2000-305107

【0065】なお、図1に示す走査線91や容量線98 も、ゲート属版15、25、35や第2電極45と同時 形成されるので、下地のシリコン酸化膜との密着性がよ く、かつ、電気的抵抗が小さい。

13

【0066】本例では、保持容量40の第1電極41 は、N型の回索用TFT10、およびN型の駆動回路用 TFT20の高温度ソース・ドレイン領域112.12 2.212、222と間時形成された不純物濃度が1× 10°cm'の高濃度N型領域である。その他の構成 は、図3に示したアクティブマトリクス基板と同様なの 10 で、対向する部分には同一の符号を付して図示し、それ ちの説明を省略する。

【0067】(アクティブマトリクス藝板の製造方法) このような構造のアクティブマトリクス基板1は、たと えば、以下の方法により製造できる。なお、以下の説明 において、不確物注入条件などについては図4を参照し て説明した製造方法と問様であるので、共通する部分に ついては詳細な説明を省略する。

【0068】まず、図7 (a) に示すように、絶縁基板 2の表面にポリシリコン膜を形成した後、ポリシリコン 20 めの膜厚が4000オングストローム位の第2のタンタ 膜をフォトリソグラフィ法によってパターニングして、 それを島状のシリコン驥10a、20a、30a、40 aにする (シリコン膜形成工程)。

【9069】次に、島状のシリコン膜10a、20a、 30a、40aに対して厚さが約300オングストロー ム~約2000オングストロームのシリコン酸化膜から なるゲート絶縁膜14、24、34、および護電体膜4 4を同時に形成する(ゲート絶縁膜形成工程)。

【0070】チャネルドープを行う場合には、次に約1 ×10³¹ cm⁻⁴のドーズ量でポロンイオン (P型不純物) /第2導竜型不純物)を打ち込む(チャネルドープ工程 / 1 回目の不確物注入工程)。

【0071】次に、図7 (b) に示すように、ゲート絶 緑鸚14、24.34および誘電体機44の表面に、膜 厚が1000オングストローム以下の薄い第1のタンタ ル膜88をスパッタ形成する。

【0072】次に、図7(c)に示すように、P型の躯 動回路用TFT30の形成領域を超うとともに、後に形 成するゲート電極15、25の形成予定領域を広めに覆 うレジストマスク501. あるいは金属マスクを形成す 40 る(1回目のマスク形成工程)。ここで、レジストマス ク501の蟷螂と、後に形成するゲート電攝15.25 の総部との距離は、0.5μm~2μm程度が適してい

【0073】続いて、たとえば、リンイオン (N型不純

導電型が反転して不純物遊度が約1.5×10°°cm・ の高濃度ソース・ドレイン領域112、122、21 2. 222となる。また、低濃度P型のシリコン膜4(8.6. 導電型が反転して不締物濃度が約1.5×10" cm-'の高濃度N型の第1電機41となる。しかる後 に、レジストマスク501を除去する。

【0075】次に、図7(d)に示すように、水薬気を 含む高湿度原田気中(たとえば、温度が約400℃)で の熱処理により、第1のタンタル膜8 a 全体を酸化させ ることにより、下地磨151、251、351、451 (図6参照) を形成するためのタンタル酸化膜8 b とす る。その結果、第1のタンタル膜8a全体が酸化する道 程でその下層にあるゲート能縁膜14、24、34およ び誘躍体膜44も、高温度雰囲気中(たとえば、温度が 約400℃)での熱処理を受ける。

【0076】次に、図8(a)に示すように、下地層1 51. 251. 351、451 (図6参照) を形成する ためのタンタル酸化膜8bの表面にタンタル電極層 1.5 2、252、352、452 (図6参照) を形成するた ル膜8cをスパッタ形成する。この際に、スパッタガス 中に窒素ガスを導入しておくことにより、第2のタンタ ル膜8 cについては窒素含有のタンタル膜として形成す る。

【0077】次に、図8(b)に示すように、ゲート角 極15、25.35および第2電極45を形成すべき創 域をレジストマスク505で覆い、第2のタンタル膜を cおよびタンタル酸化膜8bにエッチングを施す。

【0078】その結果、 図8(c)に示すように、薄し タンタル酸化膿(下地臓151、251、351、45 1の表面に窒素含有の厚いタンタル膜からなるタンタル |電極層152||252、352、452が綺麗されたク ート電極15.25、35および第2電極45が形成さ れる(ゲート電極形成工程)。しかる後に、レジストで スク505を除去する。

【0079】次に、N型の画業用TFT10、N型の射 動国路用TFT20、および保持容量40の形成領域を 覆うレジストマスク502、あるいは金属マスクを影成 する(2回目のマスク形成工程)。

【0080】続いて、ポロンイオンを約1×10¹¹cm このドーズ置でイオン注入する(3面目の不純物注入」 程/低滤度第2等弯型不輔物注入工程)。

【0081】その結果、低級度P型のシリコン膜30a には、ゲート電極35に対して自己整合的に不確物議能 が約1.1×101cm1の低濃度P型鎖域31a、3

物/里)鑑性型不統飾)を約1.5xl(パュロッチのド クロが形成される かた 不統領が法 1 されかかった台 PAGE 4/44 " RCVD AT 8/2/2005 2:01<u>:23 AM [Eastern Dayught Time] " SVR:USPTO-EFXRF-5/0 " DNIS:2738300 " CSID:8064986673 " DURATION (mm-ss):47-02"</u>

From: 8064986673 To: 00215712738300 Page: 17/56 Date: 2005/8/2 下午 01:56:40

第1頁,共1頁

(9)

特闘2000-305107

03. あるいは金属マスクを形成する(3回目のマスク 形成工程)。

15

【0083】続いて、リンイオンを約3×10¹¹cm⁻¹ のドーズ量でイオン注入する(4回目の不純物注入工程 /低坡度第1導電型不純物注入工程)。

【① 084】その結果、高濃度ソース・ドレイン領域1 12. 122. 212、222に挟まれた低濃度P型の シリコン膜10a、20aには、ゲート電極15,25 に対して自己整合的に不純物濃度が約2.9×103cc m^{*}の低濃度ソース・ドレイン鎖域211、221が形 19 成される。なお、不純物が注入されなかった部分がチャ ネル鋼域13.23となる。このようにして、N型の面 素用TFT10. およびN型の駆動回路用TFT20を 形成する。しかる後に、レジストマスク503を除去す る.

【0085】次に、図8(e)に示すように、N型の画 保持容量40の形成領域を覆うとともに、ゲート電極3 5を広めに覆うレジストマスク5()4、あるいは金属マ スクを形成する(4回目のマスク形成工程)。ここで、 レジストマスク504の端部と、ゲート電極35の繼部 との距離は、0.5μm~2μm程度が適している。

【0086】続いて、ボロンイオンを約1×10²²cm 14のドーズ置でイオン注入する(5回目の不純物注入工 程/高濃度第2等弯型不純物注入工程)。

【0087】その結果、低濃度P型鋼域31a、32a には、不純物濃度が1×10%cmツの高濃度ソース・ ドレイン領域312、322が形成される。また、低濃 度P型鎖域31a、32aのうち、レジストマスク50 4で覆われていた部分は、そのまま不締物機度が約1. 1×10³⁰cm²の低濃度ソース・ドレイン領域3<u>1</u> 1. 321となる。

【0088】とのようにして、P型の駆動回路用TFT 30を形成する。しかる後に、レジストマスク504を 除去する。

【0089】以降、図6に示すように、層間絶練幾4を 形成した後、活性化のためのアニールを行い、しかる後 に、コンタクトホール51、52、53、54. 55、 56およびソース・ドレイン電極16, 17、26、2 504を影成するための4回のマスク形成工程と、5回 の不純物注入工程によって、アクティブマトリクス基板 〕を護造できる。

【0090】このように、本形態のアクティブマトリク ス基板1の製造方法では、タンタル電板層152、25

酸化させることによりタンタル酸化膜8bを形成する。 従って、第1のタンタル膜8gをスパッタ形成すればよ いので、RFスパッタ法を用いなくいても、DCスパッ 夕法で対応できる。また、タンタル膜を形成するのでも れば、反応性スパッタ法によりタンタル酸化膜を直接、 形成するときの成膜速度に比してかなり大であるので、 生産性が向上するという利点がある。また、ゲート電格 15. 25、35および第2選極45を形成する際に は、1種類のターゲット、および1つのチャンバー (5 応室) で済むという利点があるなど、実施の形態」と同 様な効果を奏する。

【0091】よって、ゲート鑑鑑15、25、35、* よび第2選極45を形成する前に、高速度ソース・ドレ イン領域112、122、212、222を形成するた めの高濃度第1導電型不純物注入工程を行い、この工程 を採用して、第1億極41を形成する方法を採用するこ とにより、高濃度ソース・ドレイン領域112.12 1. 212、222および第1電極41を別々の工程で 製造する場合に比較して不純物注入工程の数を「回減を 20 しても、信頼性の高いアクティブマトリクス基板 1を割 造することができる。

【0092】さらにまた、本彩懸では、図7(c)に元 ず工程において不純物を導入する際に、第1のタンタル 膜8aを形成した状態で行う。従って、第1のタンタル 膜8aも障壁層になるので、半導体膜(高温度ソース・ ドレイン領域112、122、212、222、32 1. 322)の表面に不純物が集中することを防止でき る。それ故、ゲート舞極15、25.35の表面に層間 **絶練験4を形成した後、コンタクトホールを形成する例** に高濃度ソース・ドレイン領域112、122、21 30 2、222、321、322の表面が多少、エッチング されても、ソース・ドレイン選極16.17、26、2 7.36、37と高濃度ソース・ドレイン領域112、 122、212、222、321、322とを小さな核 続抵抗で接続することができる。

【0093】なお、本形態でも、図8(c)に示す低温 度第2導弯型不够飽注入工程、図8(d)に示す低濃度 第1等電型不純物注入工程、および図8(e)に示する 濃度第2導電型不純物注入工程の間でその順序を入れ移 7. 36、37を形成すれば、レジストマスク501~ 40 えるなど、ゲート運搬15. 25、35、および第2首 極45を形成する前に、第1電極41を形成するための 高濃度第1導電型不純物注入工程を行うのであればいる れの工程順序であってもよい。また、不純物濃度につい ても、求めるTF丁特性に応じて最適な条件に設定すれ はよい。

From: 8064986673 To: 00215712738300 Page: 18/56 Date: 2005/8/2 下午 01:56:41

第1頁,共1頁

(10)

特別2000-305107

速度の高い条件でエッチングし、しかる後にタンタル酸 化膜 8 D を選択性の高い条件でエッチングを行い。ゲー ト絶縁膜14、24、34が損傷するのを防止してもよ

17

【0095】なお、本例では、第1導電型をN型とし、 第2導弯型をP型としたが、逆にしてもよい。すなわ ち、國素用TFTをP型で構成してもよい。また、ここ では画葉に注目して、保持容置について説明したが、玄 発明の適用範囲は保持容量に限らず、たとえば駆動回路 において必要とされる容量素子を形成する場合や他の目 10 的で利用される容置素子を形成する場合にも本語明を適 用することができる。

【0096】[アクティブマトリクス芸板の使用例] と のように構成したアクティブマトリクス基板 1は、図9 および図10に示すようにして液晶パネルを模成する。 【0097】図9および図10はそれぞれ、液晶パネル の平面図およびそのH-H、線における断面図である。 【0098】これらの図において、液晶パネル100 は、前記のアクティブマトリクス基板1と、石英基板や 高耐熱ガラス蟇板などの遠明な絶縁基板200に対向電 20 極?」およびマトリクス状に選光膜?が形成された対向 基版2と、これらの基板間に封入、捺持されている液晶 9とから機略構成されている。アクティブマトリクス基 板1と対向基板2とはギャップ材含有のシール材を用い たシール庫80だよって所定の闡瞭を介して貼り合わさ れ、これらの墓板間に液晶9が封入されている。シール 層80には、エポキシ樹脂や各種の繁外線硬化樹脂など を用いることができる。また、ギャップ材としては、約 2μm~約10μmの無機あるいは有機質のファイバ若 しくは竦を用いることができる。対向基板2はアクティ ブマトリクス墓飯1よりも小さく、アクティブマトリク ス芸飯」の周辺部分は、対向基板2の外圍縁よりはみ出 た状態に貼り合わされる。従って、アクティブマトリク ス華飯!の走査線駆動回路60およびデータ線駆動回路 70は、対向差板2の外側に位置している。また、アク ティブマトリクス基板1の入出力端子81も対向差板2 の外側に位置しているので、入出力端子81にはフレキ シブルブリント配線基板6を配線接続することができ る。ここで、シール暦80は部分的に途切れているの で、この途切れ部分によって、液晶注入口83が構成さ れている。このため、対向基板2とアクティブマトリク ス基板!とを貼り合わせた後、シール層80の内側領域 を源圧状態にすれば、液晶注入口83から液晶9を減圧 往入でき、液晶9を紂入した後、液晶注入口83を封止 剤82で塞げばよい。なお、対向基板2には、シール層

【0100】上記形態の液晶パネル100を用いて機形 される電子機器(液晶表示装置)は、図11のブロック 図に示すように、表示情報出力源1000、表示情報を 理回路1002、表示駆動装置1004、液晶パネル! 006(液晶パネル100)、クロック発生回路100 8. および電源回路 1 () 1 ()を含んで構成される。表示 情報出力源1000は、ROM、R1などのメモリ、テ レビ信号などを同調して出力する同調回路などを含んて **搭成され、クロック発生回路1008からのクロックに** 基づいて表示情報を処理して出力する。この表示情報と 力回路1002は、たとえば増幅・極性反転回路。相関 関回路。ローテーション回路、ガンマ湖正回路、あるし はクランプ国路等を含んで構成され、液晶パネル100 6を駆動する。電源回路1010は、上述の各回路に質 力を供給する。

【0101】とのような構成の電子機器としては、図1 2を参照して後述する投写型液晶表示装置(液晶プロシ ェクタ)、マルチメディア対応のパーソナルコンピュー タ(PC)、およびエンジニアリング・ワークステーシ ョン(EWS)、ページャ、あるいは頻帯電話、ワート プロセッサ、テレビ、ビューファインダ型またはモニタ 直規型のビデオテープレコーダ、電子手帳、電子車上計 **算機、カーナビゲーション装置、POS蟾末、タッチ**2 ネルなどを挙げることができる。

【0102】図12に示す殺写型表示裁置は、液晶パネ ルをライトバルブとして用いた投写型プロジェクタでま り、たとえば3枚プリズム方式の光学系を用いている。 図12において、液晶プロジェクタ1100では、白色 光線のランプユニット1102から出射された役写光が ライトガイド1104の内部で、複数のミラー1106 および2枚のダイクロイックミラー1108によって、 R.G、Bの3原色に分離され(光分解手段)。それぞ れの色の画像を表示する3枚の液晶パネル1110R、 11106、1110日に導かれる。そして、それぞれ の液晶パネル1110尺、1110G、1110日によ って変調された光は、ダイクロイックプリズム1112 (光合成手段) に3方向から入射される。 ダイクロイッ クプリズム1112では、レッドRおよびブルーBの光 が90°曲げられ、グリーンGの光は直道するので、名 色の光が台成され、投写レンズ!114を通してスクリ ーンなどにカラー画像が投写される。

[0103]

【発明の効果】以上のとおり、本発明では、ゲート絶対 膜および誘弯体膜の衰面に第1のタンタル膜を形成した 後、該第1のタンタル膜を酸化させることによりタンタ 8 () の内側に寿宗領域を目切りせるための道や贈らる形。 (L版化贈るにかえて語彙を形成) しかえなけて抗菌のPAGE 6/44 * RCVD AT 8/2/2005 2:01:23 AM [Eastern DayUght Time] * SVR:USPTO-EFXRF-5/0 * DNIS:2738300 * CSID:8084986673 * DURATION (mm-ss):47-02*

To: 00215712738300

Page: 19/56

Date: 2005/8/2 下午 01:56:41

第1頁,共1百

(11)

特牌2000-305107

タル酸化膜からなる下地層を形成するので、ゲート電極 を形成する際に1種類のターゲット、および1つのチャ ンバー(反応室)で済むという利点がある。また、第1 のタンタル膜に対する酸化を高湿度雰囲気中での熱処理 により行うことにより、ゲート絶縁膜および誘電体膜を 介して半導体膜に不純物を打ち込んだ際の欠陥が誘電体 膜に生成されても、ゲート絶縁膜および誘電体膜の欠陥 も同時に修復できる。

【図面の簡単な説明】

【図1】本発明を適用した液晶表示装置用のアクティブ 10 1() マトリクス基仮の構成を示すプロック図である。

【図2】図1に示すアクティブマトリクス基板に形成し た画素領域の一部を抜き出して示す平面図である。

【図3】本発明の実施の形感!に係るアクティブマトリ クス基板の衡面図である。

【図4】 (a) ~ (d) は、図3に示すアクティブマト リクス基板の製造方法を示す工程断面図である。

【図5】(a)~(e)は、図3に示すアクティブマト リクス基板の製造方法において、図4に示す工程に続い て行う工程を示す工程断面図である。

【図6】 本発明の実施の形態2に係るアクティブマトリ クス基板の新面図である。

【図?】(a)~(d)は、図6に示すアクティブマト リクス基板の製造方法を示す工程筋面図である。

【図8】(a)~(e)は、図6に示すアクティブマト リクス基板の製造方法において、図?に示す工程に縫い て行う工程を示す工程断面図である。

【図9】アクティブマトリクス基板の使用例を示す液晶 パネルの平面図である。

【図10】図9に示す液晶パネルのH-目 線における 30 濃度ソース・ドレイン領域 断面図である.

【図11】図9に示す液晶パネルの使用例を示す液晶衰 示装置の回路構成を示すブロック図である。

*【図12】図9に示す液晶パネルの使用例を示す殺写数 液晶表示装置の全体構成医である。

【符号の説明】

- アクティブマトリクス基板 (半導体装置)
- 対向基板
- 層間絡繰騰
- 8a 第1のタンタル膜
- 8b タンタル酸化膜
- 8c 第2のタンタル膜
- 11. 12, 21, 22, 31, 32 ソース・ドレ イン領域
 - 13. 23, 33 チャネル鎖域


N型の函素用TFT

- 14. 24, 34 ゲート終級贈
- 15, 25, 35 ゲート電極
- 20 N型の駆動回路用TFT
- 30 P型の駆動回路用TFT
- 40 保持容量(容置素子)
- 41 第1 電極
- 20 4.4 誘電体験
 - 45 第2萬極
 - 51~56 コンタクトホール
 - 88 容置線
 - 90 データ線
 - 91 定查線
 - 100 液晶パネル
 - 101~104. 201~204, 501~504, 6
 - 01~604 レジストマスク
 - 111, 121, 211, 221, 311, 321 #
 - - 151, 251, 351, 451 下地磨(第一磨)
 - 152, 252, 352, 452 タンタル電極圏

〈第二層〉

[図3]

[図6]




From: 8064986673 To: 00215712738300 Page: 20/56 Date: 2005/8/2 下午 01:56:41

第1頁,共1頁

(12)

特開2000-305107



M [Eastern Daylight Time] * SVR:USPTO-EFXRF-5/0 * DNIS:2738300 * CSID:8064986673 * DURATION (mm-ss):47-02


From: 8064986673 To: 00215712738300

Page: 21/56 Date: 2005/8/2 下午 01:56:42


第1頁,共1頁

(13)

特開2000-305107



【図11】



From: 8064986673

To: 00215712738300

Page: 22/56


Date: 2005/8/2 下午 01:56:42

第1頁,共1頁

(14)

特開2000-305107





フロントページの続き

(51) Int.Cl.

識別記号

FI HO1L 29/78 テーマコード(密考)

617M 617U

Fターム(参考) 2H992 GA59 JA25 JA29 JA35 JA36

JA38 JA42 JA44 J813 J823

JB32 JB33 JB38 JB51 JB57

JB63 JB69 KA04 KA07 KA12

KA16 KA18 KB23 KB24 NA05

NACS NA14 NA15 NA16 NA18

MA19 MA20 MA25 MA27 MA30

MA35 MA37 MA41 NA25 NA27

PAGE RAGE

50094 AA32 AA42 BA03 BA43 CA19

DA09 DA13 DA15 EA04

5F110 AA03 AA06 AA08 AA30 BB02

6804 CC02 DD02 DD03 EE01

EE44 FF01 FF02 FF09 FF23

FF28 FF29 FF30 FF36 GG02

GG13 GG32 GG34 GG44 GG45

GG52 H301 H304 H313 H323

HAT14 HAT15 NINO3 NIN72 PPO3

GQ11

5G435 AA17 BB12 EE37 HH16 KK05

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

fects in the images include but are not limited to the items checked:
☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.